Passer à la navigation principale Passer à la recherche Passer au contenu principal

Analyzing and alleviating the impact of errors on an SRAM-based FPGA cluster

  • CNRS LTCI

Résultats de recherche: Le chapitre dans un livre, un rapport, une anthologie ou une collectionContribution à une conférenceRevue par des pairs

Résumé

This paper proposes a method to analyze the effect of manufacturing defects and soft errors: stuck-ats and bit flips, on a cluster in a Mesh FPGA architecture. The cluster reliability is evaluated with a technique that is used in case of either a single error or multiple simultaneous faults. Simulation results show that the cluster is more robust to stuck-ats than to bit-flips, whatever the configuration memory is. Then, for selective hardening against bit flips, we propose an approach to identify the critical path and the most eligible component that is likely to improve the cluster reliability.

langue originaleAnglais
titreProceedings of the 2012 IEEE 18th International On-Line Testing Symposium, IOLTS 2012
Pages31-36
Nombre de pages6
Les DOIs
étatPublié - 22 nov. 2012
Modification externeOui
Evénement2012 IEEE 18th International On-Line Testing Symposium, IOLTS 2012 - Sitges, Espagne
Durée: 27 juin 201229 juin 2012

Série de publications

NomProceedings of the 2012 IEEE 18th International On-Line Testing Symposium, IOLTS 2012

Une conférence

Une conférence2012 IEEE 18th International On-Line Testing Symposium, IOLTS 2012
Pays/TerritoireEspagne
La villeSitges
période27/06/1229/06/12

Empreinte digitale

Examiner les sujets de recherche de « Analyzing and alleviating the impact of errors on an SRAM-based FPGA cluster ». Ensemble, ils forment une empreinte digitale unique.

Contient cette citation