Passer à la navigation principale Passer à la recherche Passer au contenu principal

Design methodology of an ASIC TRNG based on an open-loop delay chain

  • Molka Ben-Romdhane
  • , Tarik Graba
  • , Jean Luc Danger
  • , Yves Mathieu
  • Secure-IC SAS
  • CNRS LTCI

Résultats de recherche: Le chapitre dans un livre, un rapport, une anthologie ou une collectionContribution à une conférenceRevue par des pairs

Résumé

Many applications require unpredictable randomly generated numbers. This paper presents a lightweight architecture of a high speed true random number generator (TRNG) and its ASIC implementation. The proposed TRNG randomness is extracted from the observation of the final state of a chain of bistable elements after putting them in a metastable state. The ASIC design methodology targets the CMOS 65 nm technology from STMicroelectronics (STM). It allows to validate the TRNG behavior and evaluate the randomness in different working conditions. Results of standard statistical tests are also presented to validate the TRNG ASIC structure.

langue originaleAnglais
titre2013 IEEE 11th International New Circuits and Systems Conference, NEWCAS 2013
Les DOIs
étatPublié - 10 sept. 2013
Modification externeOui
Evénement2013 IEEE 11th International New Circuits and Systems Conference, NEWCAS 2013 - Paris, France
Durée: 16 juin 201319 juin 2013

Série de publications

Nom2013 IEEE 11th International New Circuits and Systems Conference, NEWCAS 2013

Une conférence

Une conférence2013 IEEE 11th International New Circuits and Systems Conference, NEWCAS 2013
Pays/TerritoireFrance
La villeParis
période16/06/1319/06/13

Empreinte digitale

Examiner les sujets de recherche de « Design methodology of an ASIC TRNG based on an open-loop delay chain ». Ensemble, ils forment une empreinte digitale unique.

Contient cette citation