Passer à la navigation principale Passer à la recherche Passer au contenu principal

HW/SW co-verification of a RISC CPU using bounded model checking

  • Institute of Computer Science
  • University of Bremen

Résultats de recherche: Le chapitre dans un livre, un rapport, une anthologie ou une collectionContribution à une conférenceRevue par des pairs

1 Citation (Scopus)

Résumé

Today, the underlying hardware of embedded systems is often verified successfully. In this context formal verification techniques allow to prove the correctness. But in embedded system design the integration of software components becomes more and more important. In this paper we present an integrated approach for formal verification of hardware and software. The approach is demonstrated on a RISC CPU. The verification is based on bounded model checking. Besides correctness proofs of the underlying hardware the hardware/software interface and programs using this interface can be formally verified.

langue originaleAnglais
titreProceedings - Sixth International Workshop on Microprocessor Test and Verification
Sous-titreCommon Challenges and Solutions, MTV 2005
EditeurInstitute of Electrical and Electronics Engineers Inc.
Pages133-137
Nombre de pages5
ISBN (imprimé)0769526276, 9780769526270
Les DOIs
étatPublié - 1 janv. 2005
Modification externeOui
Evénement2005 6th International Workshop on Microprocessor Test and Verification - Austin, TX, États-Unis
Durée: 3 nov. 20054 nov. 2005

Série de publications

NomProceedings - International Workshop on Microprocessor Test and Verification
ISSN (imprimé)1550-4093

Une conférence

Une conférence2005 6th International Workshop on Microprocessor Test and Verification
Pays/TerritoireÉtats-Unis
La villeAustin, TX
période3/11/054/11/05

Empreinte digitale

Examiner les sujets de recherche de « HW/SW co-verification of a RISC CPU using bounded model checking ». Ensemble, ils forment une empreinte digitale unique.

Contient cette citation